题目内容
（请给出正确答案）
[单选题]
实验开发板的时钟为50MHZ，实验中要求设计的计数器时钟为5HZ，则分频器的分频比应为多少？采用实验介绍的分频方法，verilog语句中的分频计数范围应设为多少？（)
A.10M,0~4999999
B.10M,0~499999
C.10K,0~499999
D.10k,0~49999
如搜索结果不匹配，请 联系老师 获取答案
A.16
B.32
C.8
D.4
更多“实验开发板的时钟为50MHZ，实验中要求设计的计数器时钟为5…”相关的问题
第2题
用视频中介绍的方法产生占空比为50%的分频信号输出，将50MHz信号分频为2KHz，如果计数器计数值从0依次加一到999循环，那么输出频率为？（)
A.25KHz
B.5KHz
C.50KHz
D.2.5KHz
第3题
图P6-33为可编程分频器。(1)求出该电路的分频系数。若分频系数为55,那么计数器的预置值如何确定
图P6-33为可编程分频器。（1)求出该电路的分频系数。若分频系数为55,那么计数器的预置值如何确定
点击查看答案
图P6-33为可编程分频器。
(1)求出该电路的分频系数。若分频系数为55,那么计数器的预置值如何确定？
(2)将74LS163换成74LS162,并重复(1)。
第7题
已知计算机A的时钟频率为800MHz,假定某程序在计算机A上运行需要12s。现在硬件设计人员想设计计算机B，希望该程序在B上的运行时间能缩短为8s,使用新技术后可使B的时钟频率大幅度提高，但在B上运行该程序所需的时钟周期数为在A上的 1.5倍。那么，机器B的时钟频率至少应为多少才能达到所希望的要求？（)
A.800MHz
B.1.2GHz
C.1.5GHz
D.1.8GHz
第8题
用D触发器(上升沿)和必要的与非门设计一个同步分频器且具有自启动功能,分频器输出端为Z,当控制
用D触发器（上升沿)和必要的与非门设计一个同步分频器且具有自启动功能,分频器输出端为Z,当控制
点击查看答案
端M=0时为5分频输出;当控制端M=1时为7分频输出.采用自然二进制状态编码且用最简电路实现.
要求:(1)画出状态图;(2)写出驱动方程;(3)画出逻辑电路图
第10题
在程序查询的输入输出系统中，假设不考虑处理时间，每一个查询操作需要100个时钟周期，CPU的时钟频率为50MHz。CPU对鼠标每秒进行30次查询，则CPU对鼠标查询所花费的时间比率为
热门考试
全部 >
