图P6.24所示电路是用二-十进制优先编码器741S147和同步十进制计数器74160组成的可控分频器,试

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

几进制计数器。

图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试画出输出电压v₀的波形,并标出波形图上各点电压的幅度.

用同步十进制计数器74160接成五进制计数器，并注明计数输入端和进位输出端。允许附加必要的门电路。

用同步十进制计数器74160设计一个可变进制计数器，要求在控制信号M=0时为五进制，而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。

时,可组成哪几种进制计数器.

（1)如图10.93（a)和10.93（b)所示的十进制加法计数器CT74160和4位二进制加法计数器CT74161构成的

可控计数器,当控制信号C,A等于1和控制信号C,A等于0时,分别实现几进制计数器.

(2)用74161实现91进制计数器.

输入控制信号A、B、C、D、E、F、G、H分别为低电时,输出脉冲与时钟脉冲的分频比分别为1/9、1/8、1/7、1/6、1/5、14、1/3、1/2.请画出电路图.74LS147逻辑符号如图5.30(a)所示,74LS160逻辑符号如图5.30(b)所示,74LS160功能如表5.5所示,Q₃、Q₂、Q₁、Q₀为输出端,Q₃、Q₂、Q₁、Q₀为置数数据输入端:CO为进位输出,在计数至1001时输出一个时钟周期的高电平.

试分析图5-125所示的电路并完成; （1)画出计数器的状态图，说明它是几进制计数器; （2)画出在8

试分析图5-125所示的电路并完成;

(1)画出计数器的状态图，说明它是几进制计数器;

(2)画出在8个周期CP脉冲(如图5-126所示)作用下A₂A₁A₀和Y的波形图。要求从Q₂Q₁Q₀=000开始。