‎正时钟偏差可以带来性能上的好处，而时钟抖动总是对最小时钟周期有负面影响。（)‏

A.对于δ小于0情况，时钟偏差为负值降低了的抗竞争能力

B.当δ大于0时，时钟布线和数据通路方向一致，有利于时钟周期，却不利于保持时间

C.对于δ小于0情况，时钟布线和数据通路方向相反，不利于时钟周期，在一定程度上却有利于保持时间

D.时钟偏差具有改善电路性能的可能，电路可靠工作所要求的最小时钟周期随时钟偏差的增加而减小

A.对内部时钟频率计数，一个时钟周期加1

B.对外部时钟频率计数，一个时钟周期加1

C.对内部时钟频率计数，一个机器周期加1

D.对外部时钟频率计数，一个机器周期加1

A.指令周期是时钟周期的2倍

B.指令周期是时钟周期的4倍

C.指令周期大于时钟周期

D.指令周期等于时钟周期

A.互连偏差

B.时钟信号的产生

C.电容耦合

D.环境变化

A.处理器总是每来一个时钟信号就开始执行一条新的指令

B.边沿触发指状态单元总在时钟上升沿或下降沿开始改变状态

C.时钟周期以相邻状态单元之间最长组合逻辑延迟为基准确定

D.每个时钟周期称为一个节拍，机器的主频就是时钟周期的倒数

A.由内部时钟频率定时，一个时钟周期加1

B.由内部时钟频率定时，一个机器周期加1

C.由外部时钟频率定时，一个时钟周期加1

D.由外时钟频率定时，一个机器周期加1