题目内容
（请给出正确答案）
[单选题]
地址输入端为8、数据输出端为4的ROM芯片，其存储容量应表示为（)。
A.16×4bit
B.32×8bit
C.256×4bit
D.512×8bit
如搜索结果不匹配，请 联系老师 获取答案
.09)是四路数据分配器的逻辑图,D为数据输入端,A1A0为地址控制端,D0~D3为数据输出通道。试写出D0~D3的逻辑表达式,分析A1A0为不同组合时,输人数据D分别是从哪一个输出通道输出的。
更多“地址输入端为8、数据输出端为4的ROM芯片，其存储容量应表示…”相关的问题
第1题
数据分配器可以根据地址控制信号,将一个输入端的信号送至多个输出端中的某一个。图4.12(教材图4
数据分配器可以根据地址控制信号,将一个输入端的信号送至多个输出端中的某一个。图4.12（教材图4
点击查看答案
第2题
RAM的基本结构包含地址译码器、存储矩阵和读写电路三大部分。一个RAM芯片有11个地址输入端，8个数据输出端，则该RAM芯片的容量是（）位
A.88
B.880
C.211×8
D.28×11
第4题
图10-47所示为三变量排队电路的示意框，图中A、B、C分别为3路数据输入端， 则分别为相应的数据输出
图10-47所示为三变量排队电路的示意框，图中A、B、C分别为3路数据输入端，
则分别为相应的数据输出端，其优先次序为A最先，B次之，C最后(即当A，B，C三个数据同时出现时，仅允许A路输出，余类推)。试用与非门实现上述排队电路(设A=1表示A路有数据输入，
表示A路有数据输出，余类推)。
第8题
存储容量为16Kx4位的DRAM芯片，其地址引脚和数据引脚数各是()。
存储容量为16Kx4位的DRAM芯片，其地址引脚和数据引脚数各是（)。
点击查看答案
A.7和1
B，7和4
C.14和1
D.14和4
第9题
数据选择器是一种能在选择控制信号作用下,将多个输人端的数据选择一个送至输出端的组合逻辑电
路。图4.11(教材图4. 08)是四选一数据选择器的逻辑图,其中A1 A0是选择控制端,D0~D3是四个数据输人端,W为输出端,试写出输出的逻辑表达式，分析A1 A0为不同组合时从输出端输出的分别是哪一个输入数据。
点击查看答案
第10题
已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，无法输入信号，但芯片内部功能完好。试
已知8选1数据选择器74LS151芯片的选择输入端A2的引脚折断，
无法输入信号，但芯片内部功能完好。试问如何用它来实现函数F(A,B,C)=(2,3,4,7),画出逻辑电路图。
热门考试
全部 >
