题目内容 (请给出正确答案)
[主观题]

图T7.5是用两片同步十进制加/减计数器74LS190组成的加/减计数器。74LS190的功能表见表T7.5。C/B

端是进位/借位输出端。在加法计数状态下,当Q3Q2Q1Q0=1001时,C/B=1,否则为0。在减法计数状态下,当Q3Q2Q1Q0=0000时,C/B=1,否则为0。试分析在M=1和M=0两种情况下,图T7.5电路各为几进制计数器,各为加法计数器还是减法计数器,并说明在什么情况下输出Y等于1。

图T7.5是用两片同步十进制加/减计数器74LS190组成的加/减计数器。74LS190的功能表见表

查看答案
如搜索结果不匹配,请 联系老师 获取答案
您可能会需要:
您的账号:,可能会需要:
您的账号:
发送账号密码至手机
发送
更多“图T7.5是用两片同步十进制加/减计数器74LS190组成的…”相关的问题

第1题

图T5.7是用两片同步十六进制计数器74HC161接成的计数器。试说明接成的是几进制计数器,是同步计
数器还是异步计数器?74HC161的功能表见表T5.7

点击查看答案

第2题

用两片同步十六进制计数器74HC161设计一个可控进制的计数器,当控制信号M=0时为三十进制,当M=1
时为三十一进制。请标明计数输入端和进位输出端。74HCI61的功能表和框图见表T1.6和图T1.6。

点击查看答案

第3题

图10.66所示为四位二进制加法计数器,其功能表见表10.16所示.试将两片CT74161采用同步级联方式
及总体反馈归零法设计成一个23进制计数器,要求写出设计过程并画出连接图.

点击查看答案

第4题

试用同步十进制加法计数器74LS160设计一个四十八进制计数器.74LS160的功能表如表6-4.

点击查看答案

第5题

图5.28(a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平
图5.28(a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q3Q2Q1Q0=0000,试对应图5.28(b)的CP脉冲图画出Q3、Q2、Q1、Q0和Y的输出波形.

点击查看答案

第6题

用同步十六进制计数器74HC161设计一个可变进制的计数器。要求在控制信号M=0时,为十二进制,在M=1
时为十进制。请标明计数输入端和进位输出端。74HC161的框图和功能表见图T2.6和表T2.6。

点击查看答案

第7题

用同步十六进制计数器74HC161设计一个可变进制计数器,当控制信号M=1时为十进制,而M=0时为七进
制。请标明计数输入端和进位输出端。可以附加必要的门电路。74HC161的框图和功能表如图T6.5和表T6.5。

点击查看答案

第8题

试用两片4位二进制同步加法计数器CT74161及少量门电路构成100进制计数器.

点击查看答案

第9题

试用二进制同步计数器CT74161设计一个可控BCD码计数器.电路有一个控制端K,当K=0时,电路为8421B
CD码计数器;当K=1时,电路为2421BCD码计数器.规定设计电路采用反馈置数法.要求写出设计过程,画出电路图(2421BCD码见表10.7(a),CT74161逻辑符号和功能表见图10.44和表10.7(b)).

点击查看答案

第10题

图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试

图P11.5所示电路是用CB7520和同步十六进制计数器74LS161组成的波形发生器电路.已知CB7520的,试画出输出电压v0的波形,并标出波形图上各点电压的幅度.

点击查看答案
热门考试 全部 >
相关试卷 全部 >
账号:
你好,尊敬的上学吧用户
发送账号至手机
密码将被重置
获取验证码
发送
温馨提示
该问题答案仅针对搜题卡用户开放,请点击购买搜题卡。
马上购买搜题卡
我已购买搜题卡, 登录账号 继续查看答案
重置密码
确认修改
谢谢您的反馈

您认为本题答案有误,我们将认真、仔细核查,
如果您知道正确答案,欢迎您来纠错

警告:系统检测到您的账号存在安全风险

为了保护您的账号安全,请在“上学吧”公众号进行验证,点击“官网服务”-“账号验证”后输入验证码“”完成验证,验证成功后方可继续查看答案!

微信搜一搜
上学吧
点击打开微信
警告:系统检测到您的账号存在安全风险
抱歉,您的账号因涉嫌违反上学吧购买须知被冻结。您可在“上学吧”微信公众号中的“官网服务”-“账号解封申请”申请解封,或联系客服
微信搜一搜
上学吧
点击打开微信