图5-77所示序列信号发生器由一个计数器和4选1数据选择器构成。分析计数器的工作原理，确定电路

给出74LS161、74LS194、3-8译码器（74LS138)、4选1数据选择器，试设计下列电路:（1) 波形发生器，要

给出74LS161、74LS194、3-8译码器(74LS138)、4选1数据选择器，试设计下列电路:

(1) 波形发生器，要求输出波形如图P6-38(a)所示。

(2)双序列码发生器，要求其输出波形如图P6-38(b)所示。

(3)八路脉冲发生器。

分析图10.95（a)所示电路.（1)画出CT74161（4位二进制加法计数器)Q₃Q₂Q₁Q₀的状态

转换图.假设Q₃Q₂Q₁Q₀的初始状态均为0,说明CT74161构成几进制计数器.

(2)说明C174138电路实现的功能.

(3)写出图10.95(a)完成的电路功能符合ABEL语言(GAL16V8如图10.95(b)所示)或VHDL语言的用户原文件(可省略测试向量段).

试分析图P6-32所示的计数器。（1)求出计数器的模值M。（2)若将74LS161换成74LS160，求出计数器的模

试分析图P6-32所示的计数器。

(1)求出计数器的模值M。

(2)若将74LS161换成74LS160，求出计数器的模值。

方波(占空比为1).要求采用模10计数器和模6计数器串联设计.画出整个电路的逻辑电路连接图,并做出每一个CT74163器件的状态转移图.CT74163的逻辑符号如图10.106所示.

由74LS153双4选1数据选择器组成的电路如图P4-25所示。（1) 分析该电路，写出F的最小项表达式F（A,

由74LS153双4选1数据选择器组成的电路如图P4-25所示。

(1) 分析该电路，写出F的最小项表达式F(A, B, C, D)。

(2)改用8选1实现函数F,试画出逻辑电路。

计数器电路如图题7.3所示。设各触发器的初始状态均为“0”，要求:（1) 写出各触发器的驱动方程和次

计数器电路如图题7.3所示。设各触发器的初始状态均为“0”，要求:

(1) 写出各触发器的驱动方程和次态方程;

(2)画出次态卡诺图;画出状态转换图并说明该计数器电路的逻辑功能;

图5.28（a)所示电路为同步十进制加法计数器74160和3-8译码器74138组成的电路,74138输出低电平

有效,使能端处于有效状态.

(1)74160构成多少进制计数器.

(2)假定74160初始状态Q₃Q₂Q₁Q₀=0000,试对应图5.28(b)的CP脉冲图画出Q₃、Q₂、Q₁、Q₀和Y的输出波形.

由输出低电平有效的3-8线译码器和八选一数据选择器构成的电路如图3-28所示,试问:（1)当X₂X≇

由输出低电平有效的3-8线译码器和八选一数据选择器构成的电路如图3-28所示,试问:

(1)当X₂X₁X₀=Z₂Z₁Z₀时,输出F=？

(2)当X₂X₁X_o≠Z₂Z₁Z₀时,输出F=？