仿照本章例题设计一个程序.输入两个数,将它们相除,观察为无限循环小数时按精度从小到大输出的结果。

填空。

用VHDL设计一个串行4位奇偶校验电路，一组4位数码从X₁输入，输入到第4个数码时，字同步信号X₂=1，表示一个字（4位)输入结束，当4个数码中的"1”的个数为奇数时，输出Z=1，否则输出为0。

设计一个串行4位奇偶枚验电路，一组4位数码从X₁输入，输入到第4个数码时。字同步信号X₂=1，表示一个字（4位)输入结束，当4个数码中的"1"的个数为奇数时，输出Z=1，否则输出为0。