试利用3线-8线译码器74X138集成电路，并加入必要的门电路实现一个判别电路。输入ABCD为4位二进制代码，当输入代码能被4整除时电路输出为1,否则为0。

设计一个组合逻辑电跻，输入为4位二进制数N,当N≥9时输出为1,否则为0。要求: （1)用最少个数的或非门实现（画出逻辑电路图)。 （2)用74X151实现（画出逻辑电路图)。 （3)用74X138加必委的门电路实现（画出逻辑电路图)。

试用两个双2线。4线译码器74HC139接成一个4线-16线译码器。74HC139的逻辑图详见4.2.1节中的图4.2.2。可以附加必要的门电路。

号的控制下，能将16个输入数据中的任何一个传送到16个输出端中相对应的一个输出端，其示意图如图题4.4.28所示。

平0.试用如图10.20所示的8选1数据选择器CT74151和必要的门电路实现.

用三片8线-3线优先编码器74HC148组成20线-5线优先编码器，将输入的低电平信号A'₀～~A'₁₉编为输出代码0000～10011。A'₀的优先权最低，A'₁₉的优先权最高。要求画出电路的连接图，标明输入端和输出端。可以附加必要的门电路。

图T5.6为74HC148的框图。其中Y's的低电平输出信号表示“电路工作，但无编码输入”，Y'EX的低电平输出信号表示“电路工作，而且有编码输入”;I_O’～I₇’为输入，I的优先权最高，I₇’的优先权最低;Y₂’Y₁’Y₀'为编码输出;S'为片选输入端。

有效状态的时序波形图,S0的输入是一个正脉冲.

A.用门电路来实现

B.改用模拟电路

C.用四位二进制数值比较器改接

D.用其它中规模集成电路如译码器改接

设计一个能实现两个1位二进制数的全加运算和全减运算的组合逻辑电路。加减控制信号用M表示，当M=0时为全加运算，M≈1时为全减运算。要求: （1)用最少个数的与非门实现（画出逻辑电路图): （2)用74X151实现（画出逻辑电路图); （3)用74X138加必要的门电路实现（画出逻辑电路图).

设计一个代码转换电路,输人为4位二进制代码,输出为4位格雷码.可以采用各种逻辑功能的门电路来实现.4位格雷码见《数字电子技术基础》（第五版)中第1.5节的表1.5.2.