一个DMA控制器正采用周期挪用方式，从一个数据传输速率为9600bps的设备，向主存传送字符。而CPU也正以每秒100万条指令的速率从主存取指令。问：此DMA操作会使CPU的取指速度下降多少？

A.停止CPU访问

B.周期挪用

C.DMA控制器与CPU交替访问内存

D.CPU缓冲寄存

A.I/O设备周期大于内存存储周期

B.I/O设备周期小于内存存储周期

C.CPU工作周期比内存存储周期长得多

D.CPU工作周期比内存存储周期小很多

A.一个指令周期

B.一个CPU周期

C.一个存储周期

D.一个总线周期

A.DMA的传输过程无需CPU的参与

B.在DMA传输过程中，源地址和目的地址均由硬件指定

C.DMA控制器可以对传输的数据进行逻辑运算和其他处理

D.利用DMA控制器，CPU和I/O设备可以在一定程度上实现并行工作

E.CPU只启动DMA，而不干预数据传输过程

F.传输的数据需经过CPU的控制器G、可直接在外设和内存之间传输数据H、数据的传输可由硬件完成而不需软件介入

A.软件

B.CPU

C.CPU+软件

D.硬件控制器

A.指令周期

B.CPU周期

C.存取周期

D.时钟周期

假定采用多模块交叉存储器组织方式，存储器芯片和总线支持突发传送，CPU通过存储器总线读取数据的过程为:发送首地址和读命令需1个时钟周期，存储器准备第一个数据需8个时钟周期（即CAS潜伏期=8)，随后每个时钟周期总线上传送1个数据，可连续传送8个数据（即突发长度=8)。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则cache的一次缺失损失至少为（）个时钟周期？

A.17

B.20

C.33

D.65

A.查询

B.中断

C.DMA

D.无条件传送