CPU对存储器完成一次读操作所需的时间称为一个（)。

A.指令周期

B.CPU周期

C.存取周期

D.时钟周期

A.一个指令周期

B.一个CPU周期

C.一个存储周期

D.一个总线周期

A.时钟周期

B.指令周期

C.总线周期

D.读写周期

假定采用多模块交叉存储器组织方式，存储器芯片和总线支持突发传送，CPU通过存储器总线读取数据的过程为:发送首地址和读命令需1个时钟周期，存储器准备第一个数据需8个时钟周期（即CAS潜伏期=8)，随后每个时钟周期总线上传送1个数据，可连续传送8个数据（即突发长度=8)。若主存和cache之间交换的主存块大小为64B，存取宽度和总线宽度都为8B，则cache的一次缺失损失至少为（）个时钟周期？

A.17

B.20

C.33

D.65

CPU取出一条指令并执行所用的时间被称为（)。

A.时钟周期

B.CPU周期

C.机器周期

D.指令周期

A.指令周期是时钟周期的2倍

B.指令周期是时钟周期的4倍

C.指令周期大于时钟周期

D.指令周期等于时钟周期

8086 CPU读/写总线周期各包含多少个时钟周期？在什么情况下需要插入等待周期Tw？插入多少个Tw。取决于什么因素？

某计算机主频为800MHz，其CPU采用三级时序（机器周期一节拍一脉冲)进行定时，为单脉冲节拍方式，每

个机器周期的基本宽度为4个节拍，该计算机每个指令周期平均有5个机器周期，并平均访问2次主存，没有设置cache，请回答下列问题:

(1)若采用异步方式访问内存，每个“存储器读”机器周期平均需8个节拍，每个“存储器写”机器周期平均需6个节拍，则执行一条指令的平均时间为多少？MIPS数为多少？平均CPI为多少？

(2)若采用同步方式访问内存，每个“存储器读”机器周期需在基本宽度的基础上再插入4个“等待”状态，每个“存储器写”机器周期无需“等待”状态，则执行一条指令的平均时间为多少？MIPS数为多少？平均CP1为多少？(提示:一个“等待状态”即是一个节拍)

假定执行某种指令1需要20个时钟周期，该指令在程序中的出现频度为10%，其他所有指令的平均CPL为5.则CPU执行指令I所用时间占整个CPU时间的百分比是多少？如果通过对硬件进行改进，能使指令I的执行时间缩短为10个时钟周期，但同时会使CPU时钟周期延长10%，你认为是否应该采取这种改进措施？

A.执行一个中断响应周期

B.执行两个连续的中断响应周期

C.执行两个中断响应周期，中间2～3个空闲状态

D.不执行中断响应周期