题目内容
（请给出正确答案）
[主观题]
画出图P5.8(a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如
画出图P5.8（a)中脉冲触发JK触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入J、K的电压波形如
图P5.8(b)所示。设触发器的初始状态为Q=0。
如搜索结果不匹配，请 联系老师 获取答案
5.5(b)所示。设触发器的初始状态为Q=0。
更多“画出图P5.8(a)中脉冲触发JK触发器输出端Q和Q'的电压…”相关的问题
第1题
画出图P5.5(a)中脉冲触发SR触发器输出Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P
画出图P5.5（a)中脉冲触发SR触发器输出Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P
点击查看答案
第2题
画出图P5.6(a)中脉冲触发SR触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如
画出图P5.6（a)中脉冲触发SR触发器输出端Q和Q'的电压波形。时钟脉冲CLK和输入S、R的电压波形如
点击查看答案
图P5.6(b)所示。设触发器的初始状态为Q=0。
第3题
画出图P5.14(a)中两个JK触发器FF1和FF2的输出端Q1和Q2的电压波形。时钟脉冲CLK、
画出图P5.14（a)中两个JK触发器FF1和FF2的输出端Q1和Q2的电压波形。时钟脉冲CLK、
点击查看答案
异步置零端R´D和输入端J、K的电压波形如图P5.14(b)所示。设触发器的初始状态均为Q=0。
第4题
画出图P5.4(a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
画出图P5.4（a)中电平触发SR触发器Q和Q'端的电压波形。时钟脉冲CLK和输入S、R的电压波形如图P5.
点击查看答案
4(b)所示。设触发器的初始状态为Q=0。
第6题
在图P5.6(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6(b)所示，试画出Q和
在图P5.6（a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.6（b)所示，试画出Q和
点击查看答案
Q'端对应的电压波形。假定触发器的初始状态为Q=0。
第7题
在图P5.5(a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.5(b)所示，试画出Q和
在图P5.5（a)所示的电平触发D触发器电路中，若CLK和D输入端的电压波形如图P5.5（b)所示，试画出Q和
点击查看答案
Q'端对应的电压波形。假定触发器的初始状态为Q=0。
第8题
画出图T6.3中各触发器输出端的电压波形。输入电压波形如图中所示。触发器的初始状态均为Q=0。
画出图T6.3中各触发器输出端的电压波形。输入电压波形如图中所示。触发器的初始状态均为Q=0。
点击查看答案
(a)SR锁存器(b)边沿触发的D触发器(c)边沿触发的JK触发器
(d)脉冲触发的K触发器(e)用脉冲触发K触发器接成的T触发器
第10题
写出图P5.19(a)电路中触发器次态Q´与现态Q和输入T之间的逻辑函数式，并画出Q端的电压波形。CLK与T
写出图P5.19（a)电路中触发器次态Q´与现态Q和输入T之间的逻辑函数式，并画出Q端的电压波形。CLK与T
点击查看答案
端的电压波形如图P5，19(b)中所示。设触发器的初始状态为Q=0。
热门考试
全部 >
相关试卷
全部 >
2024年初级会计专业技术资格《经济法基础》模拟试卷1_12022年上半年事业单位联考A类《综合应用能力》真题 2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（十）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（九）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（八）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（七）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（六）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（五）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（四）2024年黑龙江省建筑三类人员《企业主要负责人A证》模拟卷（三）
