题目内容
（请给出正确答案）
[主观题]
用PALl6R4设计一个4位二进制可控计数器.要求在控制信号M1M0=11时作加法计数;在M1M
0=10时为预置数状态(时钟信号到达时将输入数据D3、D2、D1、D0并行置人4个触发器中);M1M0=01时为保持状态(时钟信号到达时所有的触发器保持状态不变);M1M0=00时为复位状态(时钟信号到达时所有的触发器同时被置1).此外,还应给出进位输出信号.PALI6R4的电路图见图P8.5.
如搜索结果不匹配，请 联系老师 获取答案
更多“用PALl6R4设计一个4位二进制可控计数器.要求在控制信号…”相关的问题
第2题
(1)如图10.93(a)和10.93(b)所示的十进制加法计数器CT74160和4位二进制加法计数器CT74161构成的
（1)如图10.93（a)和10.93（b)所示的十进制加法计数器CT74160和4位二进制加法计数器CT74161构成的
点击查看答案
可控计数器,当控制信号C,A等于1和控制信号C,A等于0时,分别实现几进制计数器.
(2)用74161实现91进制计数器.
第3题
用异步清零端和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请
用异步清零端和一个与非门（见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请
点击查看答案
用异步清零端
和一个与非门(见图10.79),用反馈归零法将4位二进制加法计数器接成13进制计数器,请将线路图连接画出.
第4题
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
用同步十六进制计数器74163设计一个可变进制计数器，要求在控制信号M=0时为十进制，而在M=1时为十二进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
点击查看答案
第5题
用同步十进制计数器74160设计一个可变进制计数器，要求在控制信号M=0时为五进制，而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
用同步十进制计数器74160设计一个可变进制计数器，要求在控制信号M=0时为五进制，而在M=1时为七进制。可以附加必要的门电路。请标明计数输入端与进位输出端。
点击查看答案
第6题
用同步十六进制计数器74HC161设计一个可变进制的计数器。要求在控制信号M=0时，为十二进制，在M=1
时为十进制。请标明计数输入端和进位输出端。74HC161的框图和功能表见图T2.6和表T2.6。
点击查看答案
第8题
用两片同步十六进制计数器74HC161设计一个可控进制的计数器，当控制信号M=0时为三十进制，当M=1
时为三十一进制。请标明计数输入端和进位输出端。74HCI61的功能表和框图见表T1.6和图T1.6。
点击查看答案
第9题
用VHDL设计一个可控进制的同步计数器，当控制端M=0时为10进制计数器，控制端M=1时为12进制计数器。
用VHDL设计一个可控进制的同步计数器，当控制端M=0时为10进制计数器，控制端M=1时为12进制计数器。
点击查看答案
第10题
某控制系统要求在CP的作用下产生时序信号va、vb。两信号与CP的时序关系如图题9.1.6所示。
用4位二进制计数器74LVC161、集成单稳74121设计该信号产生电路，试画出无识别结果电路图。
点击查看答案
热门考试
全部 >
相关试卷
全部 >
2024年一级造价工程师《技术与计量（交通运输）》模拟卷（十）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（九）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（八）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（七）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（六）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（五）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（四）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（三）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（二）2024年一级造价工程师《技术与计量（交通运输）》模拟卷（一）
