如题 图所示电路,其中边沿 D 触发器中的 R 、 S 为直接清零端和直接置 1 端,高电平有效,触发器的初始状态为 0 。则当 CP 时钟第 6 个上升沿触发后,触发器的状态 为（）

和1两种情况。

已知下降沿有效的边沿JK触发器CP、J、K及异步置1端、异步置0端的波形如图10.3所示,试画出Q的波形(设Q的初态为0).

当基本R_S触发器和端加上图21.29所示的波形时,试画出Q端的输出波形。设初始状态为0和1两种情况。

已知主从结构RS触发器的输入信号的波形如图4-7所示，试分析输出端的波

形。设触发器的初始状态为0。

在图P4.7(a)所示各电路中,FF₁~FF₄均为边沿触发器:

(1)写出各个触发器次态输出的函数表达式;

(2)CP及A、B、C的波形如图P4.7(b)所示,试对应鶯出各电路Q端的波形.

图14.4.32所示是由或非门组成的基本RS触发器，输入端RD和SD高电平有效，试

仿照教材表14.1.1列出它的逻辑状态表，并与由与非门组成的基本RS触发器作一比较。

在CP下降沿触发的边沿JK触发器中,CP、J、K的波形如图P4.4所示试对应画出的波形触发器起始状态为0.

试画出如图4-27所示电路在一系列CP作用下Q₁、Q₂、Q₃端输出电压波形，并说明Q₁、Q₂、Q₃输出信号的频率与CP信号的频率之间的关系。触发器均为边沿结构，初始状态为0。